Control board
Gestisce input/output, cache, scheduler dei workload e controllo della matrice ottica. Una FPGA è un candidato naturale per coordinare operazioni parallele e temporizzazioni deterministiche.
Una possibile architettura operativa
Questa proposta descrive un processore ibrido in cui l’ottica fornisce una matrice spaziale per la rappresentazione e l’interazione parallela dei dati, mentre elettronica e FPGA gestiscono memoria, pianificazione, codifica, lettura e ricostruzione dei risultati. È una delle possibili evoluzioni del progetto OptoPC, complementare alle configurazioni Dual Panel e ai modelli MSD/HDC.
Matrice ottica
Un layer emissivo OLED codifica dati e operazioni come pattern luminosi; un array di sensori CMOS rileva localmente il risultato e lo riconsegna alla logica digitale.
Codifica RGB
I canali di colore possono separare operandi e controllo: ad esempio verde per un operando, rosso per il secondo e blu per l’operazione o l’opcode.
Flusso del workload
Un workload comprende dati e operazioni da eseguire. Le operazioni atomiche devono essere applicabili su array omogenei, mentre operazioni più complesse possono essere organizzate come composizioni pianificate dal controllo.
1. Ingresso
Dati e workload arrivano al processore.
2. Memoria
Cache e memoria conservano dati, istruzioni e risultati intermedi.
3. Scheduler
La CPU o logica di scheduling seleziona operazioni eseguibili in parallelo.
4. Matrice ottica
La control logic configura pattern e operatori sull’OLED.
5. Lettura
Il CMOS rileva l’uscita; la logica decodifica e restituisce il risultato.
Matrice OLED + CMOS
Layer emissivo
Un display OLED può emettere luce per pixel e subpixel RGB. Il controllo digitale “disegna” nella matrice la rappresentazione dei dati e degli operatori.
- Codifica spaziale e parallela degli operandi.
- Configurazione temporale per cicli di calcolo successivi.
- Uso di intensità, colore e pattern come gradi di libertà.
Layer di rilevazione
Un sensore CMOS è una matrice di fotodetettori che converte la luce in segnali elettrici. La presenza e distribuzione di luce rilevata costituisce il dato di uscita da classificare e ricostruire.
- Lettura locale su molti pixel.
- Possibile selezione cromatica mediante matrice CFA/Bayer.
- Interfaccia diretta verso FPGA e logica di decoding.
Colore come dato e controllo
La proposta utilizza i tre canali RGB per sovrapporre, nello stesso pattern spaziale, informazione sugli operandi e sull’operazione da eseguire.
Verde · operando A
Un primo operando binario può essere codificato attivando o disattivando il canale verde nei pixel selezionati.
Rosso · operando B
Un secondo operando può essere rappresentato sullo stesso insieme di posizioni utilizzando il canale rosso.
Blu · controllo
Il canale blu può veicolare opcode, maschere o informazione di controllo per identificare l’operazione richiesta.
Questo schema è una possibile codifica concettuale. La configurazione effettiva dipende dalla risposta ottica del display, dalla selettività cromatica del sensore, dalla calibrazione e dalla funzione che si vuole implementare.
Esempio: primitive logiche
Operazioni atomiche
Per due operandi binari distribuiti su una riga o una matrice di pixel, la control board può codificare le configurazioni necessarie e il sensore può fornire la lettura per la ricostruzione della logica richiesta.
- AND e OR
- XOR e XNOR
- NOT
- NAND e NOR
- Composizione gerarchica in operazioni più complesse
| A | B | A AND B | A OR B | A XOR B |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 |
Documento di riferimento
Il documento tecnico originale approfondisce il processore ibrido, la control board, i workload, lo scheduling, la matrice ottica OLED + CMOS, esempi di operazioni AND/OR/XOR e l’uso del colore come linea di controllo.