Il progetto non si riduce a un singolo schema. L’idea originaria del processore ottico multivalore è stata progressivamente sviluppata attraverso varianti architetturali, modelli di codifica e una piattaforma più compatta e riconfigurabile a due pannelli, pensata per collegare ottica, sensori ed elettronica di controllo.
01 · Architettura originaria
Optical Multivalued Processor
La prima formulazione descrive un processore ottico modulare con unità di controllo, sorgente luminosa, modulatore spaziale programmabile, processore ottico e detector. L’informazione viene codificata con stati di polarizzazione, colore e presenza o assenza di luce, quindi letta e riconsegnata al controllo digitale.
La struttura originale include LCD, filtri polarizzatori e detector associati al piano di uscita, con possibilità di elaborazione parallela su molte celle ottiche.
02 · Varianti e semplificazioni
Serializzazione, maschere e prismi
La piattaforma viene esplorata in configurazioni seriali, binarie e semplificate. Le varianti mostrano come una stessa idea possa usare più stadi, maschere ottiche o percorsi ricircolati mediante prismi, riducendo il numero di componenti fisici senza perdere il principio di modulazione e trasformazione ottica.
03 · Modello di calcolo
Logica multivalore e aritmetica MSD
La codifica si organizza attorno a stati ottici discreti e a rappresentazioni a cifra con segno. L’aritmetica MSD consente di sostituire le lunghe catene di riporto con ricodifiche locali, più adatte a un substrato spaziale in cui molte celle possono essere aggiornate contemporaneamente.
04 · Piattaforma Dual Panel
Due TFT/LCD, sensori e controllo FPGA
L’evoluzione più recente concentra l’architettura in due pannelli TFT/LCD programmabili e in un array di sensori allineato al piano di uscita. Il controllo digitale gestisce pattern, calibrazione, LUT dei livelli di pilotaggio, scheduling multi-frame, acquisizione e decodifica.
La piattaforma Dual Panel usa tre classi ottiche: scuro, grigio e chiaro, associabili ai simboli bilanciati −1, 0 e +1. Questo apre un percorso comune per aritmetica MSD, operatori matrice-vettore, HDC e altre primitive di optical computing.
Esplora Dual Panel TFT05 · Proof-of-Concept FPGA
POC.LL: Dual Panel con Sensor Array Integrato
POC.LL traduce l’architettura Dual Panel in una proof-of-concept eseguibile su FPGA Cyclone V / Terasic DE10-Standard. I due TFT sono modellati come frame buffer spaziali, un interaction core configura l’interazione locale e un sensor plane virtuale esegue gain, offset, soglie e classificazione ternaria.
Sullo stesso substrato vengono validati aritmetica MSD, operatori matrice-vettore, primitive HDC e workflow quantum-inspired. La POC separa la validazione della logica architetturale dalla successiva ottimizzazione del motore ottico fisico.
Esplora POC.LL su FPGA